其中，fpga芯片是數字通用ic，它雖然看起來像一塊cpu，其實是完全硬件實現的。后來因為寫代碼麻煩，對控制部分比較薄弱，本來跟其他cpu配合使用，即麻煩的算法cpu提交給算完把結果再返回給cpu。

        可是這樣外圍電路就變得麻煩。于是提出了soc設計方法，就是直接在fpga里寫一個cpu出來，既然fpga萬能，做個cpu自然毫無壓力。這其中還有軟核和硬核即所謂的ip核的區別，不過除了性能，使用方法大同小異。所謂ip核，就是把各種專用集成電路用硬件描述語言描述，然后燒到fpga里形成專門的電路，這樣就不必另外搭芯片了，所有的電路在一片fpga里面形成。

        因此，設計fpga需要用專門的硬件描述語言來進行非常簡便的設計，設計出來的芯片根本就不需要進行‘流片’，而是直接上芯片生產線生產就可以了。

        而這類硬件描述語言就叫做hdl，是電子系統硬件行為描述、結構描述、數據流描述的語言。利用這種語言，數字電路系統的設計可以從頂層到底層從抽象到具體逐層描述自己的設計思想，用一系列分層次的模塊來表示極其復雜的數字系統。

        然后，利用電子設計自動化eda工具，逐層進行仿真驗證，再把其中需要變為實際電路的模塊組合，經過自動綜合工具轉換到門級電路網表。接下去，再用專用集成電路asic或現場可編程門陣列fpga自動布局布線工具，把網表轉換為要實現的具體電路布線結構。

        前世hdl從發明到20世紀80年代，已出現了上百種硬件描述語言，對設計自動化曾起到了極大的促進和推動作用。

        但是，這些語言一般各自面向特定的設計領域和層次，而且眾多的語言使用戶無所適從。因此，急需一種面向設計的多領域、多層次并得到普遍認同的標準硬件描述語言。

        因此在20世紀80年代后期，語言適應了這種趨勢的要求，先后成為ieee標準。

        隨著系統級fpga以及系統芯片的出現，軟硬件協調設計和系統設計變得越來越重要。傳統意義上的硬件設計越來越傾向于與系統設計和軟件設計結合。硬件描述語言為適應新的情況，迅速發展，出現了很多新的硬件描述語言，像++等等。

        而這些都將是楊小樂需要提前布局，在以后的市場里，不說分宜本羹，至少不會花錢去申請別人公司的專利授權嘛。

        花錢去買技術授權，而且這個技術授權費用還得一直持續到不采用這個技術為止，有些更苛刻的除了授權費之外，還得按產品的數量另外交一份錢，這是楊小樂不能接受的，也是所有有技術和超前眼光的穿越者所不能接受的！

        否則，帶著金手指卻和沒有金手指的原住民一樣，那還穿個什么勁啊？直接買塊豆腐再重新轉世投胎一次！

        【本章閱讀完畢，更多請搜索三五中文;http://www.chinaguangyou.com 閱讀更多精彩小說】